Tugas Pendahuluan Modul 1



  [KEMBALI KE MENU SEBELUMNYA]


 

1. Kondisi [kembali]

Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang AND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 5 input, kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.


2. Gambar Rangkaian Simulasi [kembali]





3. Video Simulasi [kembali]






4. Prinsip Kerja Rangkaian [kembali]

Pada rangkaian ini, terdapat 3 buah saklar SPDT, dua buah gerbang logika AND dengan 3 input dan 4 input, dua buah gerbang logika OR dengan 3 input dan 5 input, satu buah gerbang logika XOR, satu buah gerbang logika XNOR, dan satu buah logic probe.

Rangkaian ini menggunakan 3 buah saklar SPDT untuk mengatur input awal. Ketika saklar dihubungkan ke VCC, maka akan berlogika ‘1’. Dan ketika saklar dihubungkan ke ground, maka akan berlogika ‘0’. Semua input dari gerbang logika AND U1 dan U2 dihubungkan ke masing-masing saklar SPDT. Untuk gerbang OR, inputnya adalah output dari dua buah gerbang logika AND U1 dan U2. Output dari gerbang logika OR U3 dan U4 menjadi input dari gerbang logika XOR. Pada gerbang XNOR, inputnya adalah output dari gerbang logika XOR U5 dan gerbang logika OR U4. Output akhir dari rangkaian ini yaitu berupa logic probe.

Prinsip kerja dari rangkaian ini yaitu berdasarkan prinsip kerja dari gerbang logika. Sesuai dengan tabel kebenaran gerbang logika di atas, pada gerbang logika AND, outputnya akan berlogika ‘1’ ketika semua inputnya berlogika ‘1’. Untuk gerbang logika OR, outputnya akan berlogika ‘1’ ketika nilai inputnya ada yang berlogika ‘1’. Pada gerbang logika XOR, outputnya akan berlogika ‘1’ ketika salah satu nilai inputnya ada yang berlogika ‘1’ atau ketika nilai dari kedua input berlainan dan akan berlogika ‘0’ ketika nilai dari kedua input sama. Untuk gerbang logika XOR yang memiliki 3 input atau lebih, cara menentukan logika dari outputnya yaitu dengan menjumlahkan semua input (logika ‘1’), jika jumlahnya bernilai ganjil, maka outputnya akan berlogika ‘1’, namun jika jumlahnya bernilai genap, maka outputnya akan berlogika ‘0’. Pada gerbang logika XNOR, outputnya akan berlogika ‘1’ ketika nilai inputnya memiliki nilai yang sama, yaitu sama sama logika ‘0’ atau sama-sama logika ‘1’ dan akan berlogika ‘0’ ketika nilai inputnya berlainan. Untuk gerbang logika XNOR yang memiliki 3 input atau lebih, cara menentukan logika dari outputnya yaitu dengan menjumlahkan semua input (logika ‘1’), jika jumlahnya bernilai ganjil, maka outputnya akan berlogika ‘0’, namun jika jumlahnya bernilai genap, maka outputnya akan berlogika ‘1’.

Pada saat kondisi semua saklar terhubung ke VCC, output dari gerbang logika AND U1 dan gerbang logika AND U2 berlogika ‘1’ karena kedua inputnya berlogika ‘1’. Kemudian output pada gerbang logika OR U3 dan gerbang logika U4 berlogika ‘ 1’, karena kedua inputnya juga berlogika ‘1’. Selanjutnya output gerbang logika XOR U5 berlogika ‘0’, karena kedua inputnya bernilai sama yaitu sama sama berlogika ‘1’. Dan output dari gerbang logika XNOR U6 berlogika ‘0’, karena kedua inputnya memiliki nilai yang berbeda yaitu berlogika ‘0’ dan berlogika ‘1’. Dikarenakan output akhir dari rangkaian berlogika ‘0’ dan tidak ada arus yang mengalir ke  Logic Probe, maka Logic Probe berlogika ‘0’.

Pada saat kondisi saklar SW1 terhubung ke VCC, saklar SW2 dan SW3 terhubung ke ground, maka output dari gerbang logika AND U1 dan gerbang logika AND U2 adalah berlogika ‘0’ karena terdapat input dari kedua gerbang logika AND yang berlogika ‘0’. Selanjutnya output dari gerbang logika OR U3 dan gerbang logika OR U4 berlogika ‘0’, karena semua input dari kedua gerbang logika OR berlogika ‘0’. Kedua input yang masuk ke gerbang logika XOR U5 adalah berlogika ‘0’, sehingga outputnya juga berlogika ‘0’. Pada gerbang logika XNOR U6, kedua input yang masuk adalah berlogika ‘0’, maka outputnya adalah berlogika ‘1’. Dikarenakan outputnya berlogika ‘1’, maka ada arus yang mengalir ke Logic Probe dan Logic Probe berlogika ‘1’.



5. Link Download [kembali]

File Rangkaian klik disini

Video Simulasi Rangkaian klik disini

HTML klik disini

































Tidak ada komentar:

Posting Komentar