1. Switch
2. VCC
3.
JK Flip Flop (74LS112)
4. LED
5. Diode
6. Clock
7. Ground
Pada percobaan 5 terdiri dari satu buah
rangkaian yang terdiri atas 4 buah saklar SPDT, 1 buah flip flop JK 74LS112D, 2
buah LED, 1 buah sumber clock, 1 buah vcc, 1 buah dioda, dan 1 buah ground. Rangkaian ini merupakan sebuah rangkaian T flip flop
yang dibuat dari sebuah rangkaian JK flip flop. T flip flop memiliki sebuah terminal input T dan dua buah terminal output,
yaitu Q dan Q'. Masukan J dan K pada JK FF dihubungkan dengan logika “1” atau
dihubungkan dengan VCC +5 Volt. Input J dan K dari JK flip flop digabungkan menjadi 1 dan input clock
menjadi input T pada T flip flop. T Flip-flop merupakan
rangkaian flip-flop yang telah di buat dengan menggunakan flip-flop J-K yang
kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang
memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya
akan tetap jika inputnya rendah. Keadaan output Q akan berubah setiap ada pulsa clock
(sinyal pemicu) pada masukannya. Output dari rangkaian ini berupa dua buah LED.
Flip-flop pada rangkaian percobaan 2 ini terdiri dari 5 kaki
input dan 2 kaki output. Kaki input S dihubungkan ke B1 , 1J ke “1”, C1 ke
B2(T), 1K ke “1”, dan R ke B0. Sedangkan kaki output Q ke H7 dan Q’ ke H6.
Nilai input B2, B1 dan B0 diubah-ubah sehingga akan menghasilkan output yang
berbeda-beda pula. Dapat dilihat dijurnal pada no 1,2,3, B2 berada dalam
kondisi don't care, artinya nilainya tidak mempengaruhi kepada output, sedangkan
pada no 4 B2 berada dalam kondisi Toogle. Pada kondisi toogle B2 dihubungkan ke
Clock untuk menampilkan nilai output, karna apabila tidak dihubungkan ke clock
maka hasil dari Q yang disimpan pada memori tidak akan ditampilkan.
Pada saat kondisi input
awal B1 berlogika ‘1’ dan B2 berlogika ‘0’, maka outputnya yaitu berupa LED akan mati. Pada saat input B1 berlogika ‘0’ dan input B0
berlogika, maka output Q akan berlogika ‘1’ dan LED1 akan hidup,
sedangkan output Q’ akan berlogika ‘0’ sehingga LED2 akan mati. Pada saat input B1 berlogika
‘1’ dan input B2 berlogika
‘1’, maka output Q akan
berlogika ‘1’ dan menghidupkan LED1,
sedangkan output Q’ akan berlogika ‘0’ (set) dan LED2 akan mati. Pada saat input B1 dan
input B0 berlogika ‘1’ lalu ditrigger oleh
clock, maka output Q maupun Q’ akan mempertahankan nilainya (toggle) atau
disebut juga dengan T flip-flop.
Pada rangkaian percobaan 5, output pada Flip-Flop pada Q dan Q' selalu berlawanan, apabila Q=1 maka Q'= 0 begitu sebaliknya, kecuali pada keadaan terlarang seperti pada no 3. Pada kondisi ketiga, yaitu ketika input T bernilai X, input B1 berlogika '0' dan input B0 berlogika '0' maka output Q akan berlogika '1' dan output Q' berlogika 1''. Kondisi ini jarang ditemukan. Pada rangkaian tersebut, B2 berada dalam kondisi dont care, artinya nilainya tidak mempengaruhi kepada output, lalu ketika input B1 adalah '1', dan B0 adalah '0', maka dihasilkan output Q adalah '0' dan Q’ adalah '1'. Kemudian ketika input B1 adalah '0' dan B0 adalah '1', maka output Q adalah '1' dan Q’ adalah '0'. Ketika input B1 dan B0 adalah keduanya '0', maka output Q dan Q’ adalah '1'.
Percobaan 5:
1. Bandingkan hasil percobaan dengan teori
Teori (Tabel Kebenaran T Flip Flop):
1. Asynchronous
Reset memiliki nilai input berupa set yang berlogika ‘1’, nilai reset yang
berlogika ‘0’, dan memiliki output berupa Q yang berlogika ‘0’ dan Q’ berlogika
‘1’.
2. Asynchronous
Set memiliki nilai input berupa set yang berlogika ‘0’, nilai reset yang berlogika
‘1’, dan memiliki output berupa Q yang berlogika ‘1’ dan Q’ berlogika ‘0’.
3. Prohibited
atau terlarang dengan input Set dan Reset yang berlogika ‘0’, dan berupa Q yang
berlogika ‘1’ dan Q’ berlogika ‘1’.
4. Toggle
memiliki nilai input berupa Set dan Reset yang berlogika ‘1’, dan memiliki
output yang berupa Q’ dan Q.
Hasil Percobaan:
Dilihat
berdasarkan teori yaitu tabel kebenaran T Flip-Flop dan hasil percobaan,
didapatkan hasil output Q dan Q’ yang sama. Pada kondisi mode operasi
Asynchronous Reset, didapatkan output Q berlogika ‘0’ dan untuk output Q’ berlogika
‘1’. Hal ini sesuai dengan hasil yang didapatkan pada teori dan hasil percobaan.
Pada kondisi mode operasi Asynchronous Set, didapatkan output Q berlogika ‘1’,
dan untuk output Q’ berlogika ‘0’, hal ini sesuai dengan teori tabel kebenaran
flip flop dan hasil percobaan. Pada kondisi Prohibited, didapatkan output yang
sama untuk Q dan Q’ yaitu sama sama berlogika 1, hal ini sesuai dengan hasil
tabel kebenaran flip flop dan hasil percobaan. Pada kondisi Toggle, didapatkan
output yang sama untuk Q dan Q’ yaitu berlogika 1 atau 0 dengan beralih-alih,
hal ini sesuai dengan teori tabel kebenaran flip flop dan hasil percobaan.
Tidak ada komentar:
Posting Komentar